4时代内存规格初探 DDR4内存四问四答
2007年，在DDR3内存尚未开始普及时，JEDEC（Joint Electron Device Engineering Council，电子元件工业联合会）已经开始规划DDR4内存，并不断地发布有关DDR4内存的消息。到今天为止，DDR4内存已经从模糊的影子变成了有具体形态的模型。那么，新的DDR4内存都有哪些新鲜技术和设计呢？
内存或许并不是很多玩家特别关心的内容。和显卡、主板等差异化较大的市场相比，内存市场由于有着强大的JDEDC把持，并且产品本身形态较为单一，因此各家产品性能和设计差距都不太大，同质化现象较严重。不过，同质化并不意味着发展速度慢，相反，也正是由于有了统一的JEDEC规范，内存一直按部就班地发展着。DDR4内存的消息早出现在2007年，JEDEC展示了它们对未来DDR4内存发展的一些思考。在当时的新闻中，实验性的内容相当多，因此对后内存规格的影响并不太大。如今，三年时间过去，DDR4内存再次浮出水面。这次我们看到了很多详细的内容说明，包括DDR4内存总线的变化以及频率、电压、工艺等相关问题。下面笔者就用一问一答的方法，来为大家展示新一代内存中的一些问题。
（注：由于JEDEC尚未公布DDR4内存的设计和规格等内容，因此本文中叙述的资料属于业内预测以及发展展望，可能和终DDR4规格有一定出入。）
问题一：DDR4内存什么时候会出现？
从JEDEC的研发情况来看，DDR4内存的技术白皮书早会于2011年完成规范制定，2012年可以开始商用。如果大规模地普及并彻底替代DDR3内存的话，估计要到2015年（图1）。
图1
因此，短时间内用户根本不需要担心内存换代问题。DDR3内存表现出来的频率潜力和性能还是颇为让人放心的。
问题二：DDR4内存都有哪些频率规格？
日本的专栏作家后藤弘茂近展示了一份有关DDR4内存未来发展规格、性能的相当详细的资料。根据他给出的规格图片，我们可以看到整个内存发展中的物理频率、标称频率以及时钟周期等详细数据。我们将详细为大家解释这张图片中体现出的问题。
图2
图2中左侧坐标代表内存颗粒运行的物理频率，物理频率是指内存芯片实际运行的频率。比如DDR 400、DDR2 800、DDR3 1600和DDR4 3200的物理运行频率都是200MHz。右侧的坐标代表了内存的时钟周期（时钟周期和内存物理频率互为倒数），比如DDR 333、DDR2 667、DDR3 1333和DDR4 2666的时钟周期都在6.5～6ns之间。
另外，图中所有的内存名称都属于常见的标称频率，也称名义频率。标称频率是以老旧的SDRAM内存为基准，换算得出利于商业运作和产品标识的频率，比如DDR3 1333，它的带宽和PC 1333（如果有）相同，因此即使它的实际物理频率为166MHz，习惯命名也称为DDR3 1333。
看懂了图2，我们就能继续分析DDR4的规格了。DDR4如果要继续在物理频率不增加的情况下达到高传输性能，只有两种方法。其一就是增加预取位到16bit；其二就是采用多总线技术。GDDR5显存就使用了双总线技术来达到极高的内存带宽和标称频率。比如GDDR5 5000显存，由于采用双总线技术，我们可以将其看作两颗“GDDR5 2500”并行运行，每颗“GDDR5 2500”预取位数为8bit，两颗组成的“双通道”，预取位数可以看作16bit。这样一来，通过总线的增加带来的变相“内存内部双通道”技术，就完成了标称频率的提升。
由于目前JEDEC尚未彻底完成DDR4的规范制定，因此我们不清楚未来DDR4到底采用什么技术来提高标称频率。但有一点毫无疑问，那就是无论是双总线技术还是增大预取值，DDR4内存的物理频率范围依旧会在100MHz～270MHz内波动，终DDR4内存也将面临前代产品存在的高带宽、高延迟等问题。
从图2给出的参数来看，DDR4 1600在桌面上的应用范围应该不太大。这类产品主要依靠更新的工艺和更低的电压达到降低功耗的目的，应用在对功耗、发热量敏感的移动产品上。DDR4内存在桌面平台的应用应该从DDR4 2133开始，主流内存规格是DDR4 2666和DDR4 3200（类似今天的DDR3 1333和DDR3 1600）。至于更高端的DDR4 4266和DDR4 3733，则应该是超频玩家喜欢的搭档。
由于标称频率大幅度上升，DDR4内存终将会拥有相当不错的带宽表现。即使使用主流的DDR4 2666组成双通道128bit内存，带宽也将达到42GB/s左右，一些极限玩家甚至有幸体验到四通道（256bit）DDR4 4266内存规格，位宽则进一步上升到了136GB/s左右，这是一个相当惊人的数字。
标称频率和时钟周期
图2中的信息相当丰富，有心的读者可以发现更多的问题，比如相同的标称频率，如DDR2 400和DDR 400的时钟周期就相差很大。DDR2 400的时钟周期为10ns左右，相比之下DDR 400只有5ns。那么为什么标称频率相同（意味着带宽相同），但时钟周期却相差如此之多呢？对于这个问题，我们得分两方面来看。
首先，标称频率的增加，是由数据预取技术带来的。比如DDR3内存属于8bit数据预取，也就是说每一次数据传输，它能传输8bit的数据。相比之下，DDR2内存是4bit数据预取，每一次数据传输，它只能传输4bit数据。因此物理运行频率同为100MHz的芯片，DDR2内存的标称频率只有DDR2 400，而DDR3就可以标称至DDR3 800。
虽然表面上看起来DDR3 800和DDR2 800能为系统提供的带宽是一样的，但带宽相同并不代表数据传输能力一样。这就好比同为双向六车道的两条马路，一条限速30km/s，一条限速100km/s，显然后者的运输能力更强。因此这就要说到第二个问题，那就是时钟周期。
所谓时钟周期，代表了完成一次传输需要的时间，这个参数和物理运行频率是直接相关的。我们以DDR2 800和DDR3 800为例，由于这两个产品的物理运行频率相差太远，DDR2 800为200MHz、DDR3 800为100MHz，因此DDR2 800完成一次传输需要5ns（1s/200MHz）、DDR3 800需要10ns（1s/100MHz），DDR3 800的性能比DDR2 800差很多的。
问题三：DDR4在使用方面和DDR3有何不同?
DDR3以及之前的内存时代，主板上的内存插槽并不会成为用户特别关心的问题。绝大多数主流主板都会设计多达四条内存插槽。用户可以在初次购买的时候使用1根或者2根内存插槽，在未来升级时再添加内存即可。随着技术发展，即使是双通道技术，也不严格需要每通道的内存容量完全相同，弹性双通道技术也很好地解决了内存速度和容量的问题。
图3
我们称上述设计为多点分支总线（Multi-drop bus）（图3）。这种总线类似铁路—— 一条铁路周围可以设定多个火车站，每个火车站的物资都能顺利进入铁路传输。多点分支总线允许用户随时添加不同的“内存节点”，添加的内存相当于直接挂接排成一串，在数据位宽没有改变的情况下，增加了数据存储的深度，用简单的话来说就是提升了内存的容量。
多点分支总线的好处是扩展内存更容易，但却浪费了内存的位宽。我们知道，目前使用的内存条全部都属于64bit位宽，容量则从256MB～4GB不等。传统的多点分支总线固定了所有可扩展的内存单元，只能利用到内存的容量部分。另外，多点分支总线设计也较为复杂，不太适合未来更多通道内存总线的设计和发展。
因此在DDR4内存的设计上，可能不会采用传统的多点分支总线设计，将有望采用全新的点对点总线完全设计（图4）。
图4
该设计充分利用了内存的位宽和容量，只要内存控制器有足够多的通道数，就能支持更宽的位宽，实现更高的存储性能。以DDR4 3200来算的话，双通道可以提供51.2GB/s的带宽，四通道则翻倍到102.4GB/s！这是相当惊人的带宽规模，已经相当接近目前中端显卡的带宽表现了，也为大规模数据运算和存储带来了良好的硬件基础。
不过有好就有坏，点对点总线也有自己的劣势，它每通道只支持一条内存模组，并且必须使用一样的内存才能顺利运行。举例来说，如果某内存控制器有两个点对点内存通道，首次安装时用户已经购买了两条2GB的内存组成了双通道，那么下次升级内存时，用户必须抛弃这两条2GB内存，重新购买更大容量的两根内存才能正常使用。如果是四个点对点通道都插满内存的话，升级内存就必须放弃已有的四根内存。
不仅如此，从目前内存发展情况来看，在个人电脑上4GB内存很可能在未来1年～2年时间内逐渐淘汰，8GB甚至更大容量的16GB内存则会渐渐普及。如果是传统的多点分支总线，则可以通过总线上挂接更多的内存来解决。但就点对点总线而言，想支持高于8GB甚至16GB的内存容量的话，就必须提高单条内存的容量。如果只具备双通道点对点内存控制器，内存则必须支持单条8GB的容量，这在目前的生产工艺下是较难做到的（市售内存普遍为16颗内存颗粒，单条8GB意味着每颗内存颗粒容量要达到512MB）。未来采用更新的28nm等工艺有望改变这个情况。不过对一些服务器来说，需要更大的内存如128GB，512GB等，点对点总线技术仍然显得捉襟见肘，比较困难。
如果要解决这种问题，只有从内存和控制单元的设计下手。从内存方面来说，使用更新的生产工艺，采用诸如多层封装、硅穿孔（TSV）等技术（图5），大幅度提高单颗芯片的容量。
图5
比如普通单层封装可以制造单条容量8GB的内存，四层封装就可以让容量翻两番到32GB，八层封装则可以达到64GB的惊人容量。不过这对生产工艺要求很高，良品率在短时间内很难得到保证。因此很可能会大幅度提高内存的成本和销售价格，对DDR4的推广来说是非常不利的。
图6
除此之外，芯片厂商还可以设计一颗“Digital Switch数字开关”起到“桥”的作用（图6）。这颗“桥芯片”一边连接内存，一边连接内存控制器。它连接内存的一端，类似传统的多点分支总线的作用，将很多内存的容量扩展相加，实现高容量；连接内存控制器的一端则固定位宽。内存控制器不会在意连接的设备是什么，它只需要连接在总线上的设备达到要求即可。DDR4内存控制器会将“桥芯片”和多条内存看作一整个大容量的内存，从而实现正常运作。不过额外添加桥接芯片的方式也由自己的问题。额外桥接会导致性能损失、延迟变大，并且桥接芯片是否能完整保障每个内存的兼容性，在高速传输过程中是否影响传输性能，这都是未来研发的重点。
问题四：DDR4内存的电压、工艺情况如何？
根据目前的消息，首批DDR4内存将使用36nm或者更新的工艺，新工艺无疑会带来更低的电压和更好的功耗表现。DDR4内存的电压也会下降到1.2V～1.1V，节能版本DDR4内存的电压会进一步下降到1.05V左右。在颗粒容量方面，DDR4将从单颗2Gb开始，逐渐过渡到单颗4Gb。这样的话，在一条内存上如果双面封装16颗DDR4 4Gb颗粒，总容量将达到8GB，能够满足未来一段时间的桌面电脑需求。
图7
功耗方面，我们依旧用图标展示。图7表示了DDR、DDR2、DDR3、DDR4和PC 133内存的功耗比。它将PC 133内存的功耗看作1，并给出了其他几款内存的大约功耗估计数值。根据图中参数，DDR4 4266在1.2V电压下取得了高功耗值，相当于PC 133内存的4倍。为节能的内存是DDR2 800在1.5V下的功耗，和PC 133功耗相当。未来的主力内存DDR4 3200在1.2V下大约是PC 133内存功耗的3倍，当然，电压降低到1.05V后，DDR4 3200节能版的功耗则降低到约为PC 133的2.5倍。整个DDR4家族节能的内存是1.05V版本的DDR4 2133，功耗只有PC 133的大约1.5倍，非常适合便携设备使用。
DDR4，大的问题是时间
笔者对DDR4内存提出了四个问题，并从目前掌握到的资料给予解释。但无论有多少问题，DDR4的大问题是时间。DDR4内存将在2015年左右普及，初期成本将不便宜。这就意味着目前的DDR3内存至少还将存在6年，甚至8年。DDR3在规划中的高规格是DDR3 2133，规格比目前主流的DDR3 1600内存高不了多少，可挖掘空间并不太多。6年时间，IT业界不知道将会发生多少翻天覆地的大事和多少惊人的技术进步。DDR4，真的能耐得住如此长久的等待吗？
除了JEDEC的一贯强势外，RAMBUS公司的XDR内存也值得我们关注。从带宽规格、技术成熟度来看，XDR以及XDR2也相当不错，并不逊于甚至还超出研发中的DDR4。XDR唯一欠缺的就是业内支持，以及生产所需要的高昂成本。现在，DDR4同样可能面临成本问题，面对成熟的XDR，DDR4还有多少机会呢？
有关DDR4内存的四个问题
金邦台北产品部副总经理 谢杰宏先生
金邦台北产品部副总经理谢杰宏先生谈DDR4内存
目前公开的DDR4内存的信息可谓少之又少，那么内存厂商又能透露多少这方面的信息呢？他们对DDR4内存的态度又是怎样呢？本刊特别邀请了金邦台北产品部副总经理谢杰宏先生就DDR4内存谈了他的看法。
DDR4内存的规格
承袭以往内存产品的发展走向，DDR4内存不外乎朝着高容量、高频、低功耗发展。它的规格可能在DDR4 2133～DDR4 4266，工作电压也将下降至1.0V～1.2V左右。这意味着DDR4内存在如此高频率、低电压的条件下运行，将需有更好的外部硬件设备来配合，否则容易造成内存数据遗失现象，以及消费者常遇到的兼容性问题。
DDR4内存所采用的技术
依据目前JEDEC公布的数据看来，DDR4内存的每个内存信道只会支持一条内存模块，内存控制器将采用点对点技术，将取代目前DDR3内存采用的多点总线技术。如此一来，系统内存条的数量和容量都将受限制。因此在考虑如何增加系统内存数量与容量方面，将是DDR4内存后续生产在技术和成本方面需要重点考虑的地方。
DDR4内存的电压和工艺
由于DDR4内存低电更低，因此其势必采用比目前主流的50nm工艺更先进的工艺，才能满足需求。届时，从内存设计厂商到晶圆厂商，都将为DDR4内存的生产良品率及生产效率而努力，这也关乎这未来DDR4内存上市的时间。
总体而言，上述三个问题都涉及到生产环境、后续研发、生产技术等问题，这对内存厂商也会是新的挑战和更严格的考验。当然对拥有IC测试能力、模块老化能力和系统测试能力更加优秀的内存厂商来说，则会是新的机遇。
DDR4内存的上市时间
DDR4内存预计于2011左右完成规范的制定，至于上市日期恐怕将等到2014年～2015年左右。我们以一颗容量为256MB的IC来计算，到时售价肯定超过10美金，喜欢紧跟潮流的玩家们，恐怕到时候荷包会大出血了。
